Salve!
AutorInnen
WiKu Reihen
Wirtschaft
Management
Internat. Forschung
Jura
Kriminologie
Pädagogik
Phil. & Psy.
Sprach-/Kulturw.
Medizin/Gesundheit
Technik
Informatik
Systemantwortzeit
Software-Komponenten
IT-Investition
Mobile Dienste
Neuronale Netze
Internetseiten
WebSites
Processor
Codemultiplexsystem
Online-Beratung
KNN
Komponentensysteme
Naturwissenschaft
Belletristik
Informationen
BESTELLEN
Glücks-KLEE
Impressum
   
 


A task-level programmable Processor

ISBN 978-3-86553-170-4, Preis 32,65 Euro





Kerndaten

KennNummer 5003820
ISBN-13 978-3-86553-170-4
ISBN-10 3-86553-170-9
EAN-Code 9783865531704
Titel A task-level programmable Processor
Verfügbarkeit Titel ist erschienen
Titel erscheint 10.2006
AuflagenNr. 1
Auflagentext Aufl.
Auflagenart(*) Erstauflage
Hauptsprache Englisch

Urheber

1 . Autor Seidel, Hendrik

Ausstattung - Umfang

Anzahl arabische Seiten 138

Ausstattung - Format, Produktform, Einband, Gewicht

Format (Höhe x Breite) 21,0 cm x 13,8 cm
Produktform Einband - flex.(Paperback)
Einbandart Paperback

Preise

Gebundener Ladenpreis 32,65 EUR[D] (MwSt: Ermässigter)

Warengruppen-Systematik für den Buchhandel (alt: bis 31.12.2006)

Index 1 Hardcover, Softcover, Karte
Warengruppe 632 Informatik, EDV / Informatik

Schlagwortempfehlungen

processor
multi-core
task level
microprocessor
register renaming
scheduling techniques
firmware
kernel
decoder

Texte + Zusätze

Inhalt
In this thesis a multi-core platform is presented, which is programmable on a task level. Task level programming follows the idea of using techniques known from advanced microprocessors in the area of application mapping on multiple small processing elements. Register renaming and scheduling techniques for optimized and parallel execution of instructions are used for efficient execution of tasks on a multi-core system. A programming environment is developed which allows for fast implementation of applications on a multi-core system without abstaining from a sequentially executed firmware. Hence, the system does not need to be partitioned into small independent processing blocks to allow for parallel execution of the kernels. On the microarchitectural level a design template is investigated and measurement results are presented and used as estimates for the complexity analysis of a H.264 HDTV decoder in terms of power and area consumption.